VLSIチップ内に複数のプロセッサコアを備えた高並列処理により演算処理性能を大幅に向上できる。しかし、処理応用によってはチップ内の特定の演算器のみに処理が集中する場合がある。そこで、処理応用に応じて演算器の構成を動的に再構成し、より高並列に演算処理を行うとともに、この動的再構成の制御回路規模をシンプルなパケット転送の概念に基づき大幅に減少し、チップ内の演算回路の割合を向上している。また、外界からのセンサ情報入力からアクチュエータ制御出力までの遅延時間減少が重要となる各種知能ロボットに応用することを目指している。
